創新設計技術在芯片奧運會發表

Abstract

[evdate 2005-02-08] 08/02/2005

創新設計技術在芯片奧運會發表

香港科技大學（科大）兩位研究生今天 (2005年2月8日) 在有“芯片奧運會”之稱的 國際固態電路研討會上，發表研究成果。他們的創新集成電路設計技術將有助生產 商開發體積更細小的手提電子產品，以及可傳輸更多資訊的無線通信設備，應付多 媒體通信的發展需求。

李海博士（左）與導師 莫國泰博士展示創新設計的功率集成電路 吳詠倫（右）與導師梁 錦和博士開發的PLL晶片，可以輸出高達24 GHz的信號 左起) 莫國泰博士、 李海博士、吳詠倫及梁錦和博士在芯片奧運會

本年度的“芯片奧運會”於2月6日至10日舉行。科大自1997年起，幾乎每年都有研究 生獲邀在研討會上發表論文，亦是至今唯一在會上發表論文的香港院校。

李海博士（科大2004年電機及電子工程學博士畢業生）開發了一套嶄新的電路設計 技術，讓手提電子產品的功率集成電路在低供電電壓下，維持穩定的電源供應。新 一代手提電子產品要求更低的供電電壓，以延長電池壽命。

李海博士採用開關電容功率轉換器模組，以及新穎的虛擬連續輸出調節技術，交替 地調節輸出的電壓，令功率集成電路的芯片可以縮小20%，而需要的電容器數值亦 減少十倍，令製造成本節省五倍。

吳詠倫（科大電機及電子工程學系碩士生）開發的電路設計技術，提高低電壓、低 功耗的高頻無線通信應用的效能。

在高頻無線通信應用中，傳輸頻率越高，電路的電壓及功率消耗越大。高頻通信電 路的關鍵元件是一個稱為“鎖相環路”（PLL）的電子電路。吳詠倫的研究小組為鎖 相環路開發新穎的超低電壓、高頻元件，可以“循環再用”電流，降低PLL的總功率 消耗。他以成本最低的互補金屬氧化半導體（CMOS）技術製作測試原型，其傳輸頻 率輸出高達24 GHz。這是目前世界上最高速、供電電壓最低（1V）及功率消耗極低 的鎖相環路之一。

李海和吳詠倫感謝導師莫國泰博士及梁錦和博士的悉心指導。他們指出，科大的功 率集成電路及無線通信集成電路研究小組甚具規模，提供不少討論與交流的機會， 激發創新設計意念。

黃承義 電話：2358-6307 電郵： pabosco@ust.hk